Back TeraScale (microarchitecture) English TeraScale (microarquitectura) Spanish TeraScale Finnish TeraScale (microarchitecture) French 테라스케일 (마이크로아키텍처) Korean
 TeraScale (microarquitectura) | |
|---|---|
| Desenvolupador | ATI Technologies  |
| Característiques de CPUs | |
| Conjunt d'instruccions | Unified shader model |
TeraScale és el nom en clau d'una família de microarquitectures d'unitats de processament gràfic desenvolupades per ATI Technologies / AMD i la seva segona microarquitectura que implementa el model d'ombres unificat després de Xenos. TeraScale va substituir les antigues microarquitectures de canonades fixes i va competir directament amb la primera microarquitectura de shader unificada de Nvidia anomenada Tesla.[1][2]
TeraScale es va utilitzar en HD 2000 fabricat en 80 nm i 65 nm, HD 3000 fabricat en 65 nm i 55 nm, HD 4000 fabricat en 55 nm i 40 nm, HD 5000 i HD 6000 fabricats en 40 nm. TeraScale també es va utilitzar a les unitats de processament accelerat d'AMD amb el nom en codi "Brazos", "Llano", "Trinity" i "Richland". TeraScale fins i tot es troba en algunes de les marques de targetes gràfiques successives.
TeraScale és una arquitectura VLIW SIMD, mentre que Tesla és una arquitectura RISC SIMD, similar al successor de TeraScale Graphics Core Next. TeraScale implementa HyperZ.[3]
Un generador de codi LLVM (és a dir, un back-end del compilador) està disponible per a TeraScale,[4] però sembla que falta a la matriu de LLVM. Per exemple, Mesa 3D en fa ús.
- ↑ Kevin Parrish. «The TeraScale 3 architecture of the HD 6990» (en anglès). Tom's Hardware, 09-03-2011. [Consulta: 8 abril 2015].
- ↑ «Anatomy of AMD's TeraScale Graphics Engine» (en anglès). Arxivat de l'original el 13 juny 2010. [Consulta: 21 novembre 2021].
- ↑ «Feature matrix of the free and open-source "Radeon" graphics device driver» (en anglès). [Consulta: 9 juliol 2014].
- ↑ Stellard, Tom. «[LLVMdev RFC: R600, a new backend for AMD GPUs]» (en anglès), 26-03-2012.